康华尔电子有限公司——晶振行业进口晶振品牌代理商

石英晶体，切角

压电材料，尤其是石英，具有将电能转化为机械能的特性，反之亦然。在技术应用中，通过施加交变电场来利用这种效应，这将导致材料振动并随后产生机械共振。这种电反应允许用作具有非常高品质因数Q和低温度系数的电谐振器。

可以使不同的石英晶体切割具有不同的特性。切割由围绕晶轴的两个旋转角phi和theta定义。最常见的切割是单旋转AT-cut (phi = 0°) 和双旋转 SC-cut (phi = 22°)。两种情况下的θ角都在34°左右。还存在其他用于特殊应用的双旋转切割，例如MSC-、IT-、FC-、LD-。

石英谐振器

晶体的频率与元素的厚度成反比。对于机械加工，这导致在基本模式下工作的晶体的频率上限约为 50MHz。为了在基模中达到更高的频率，KVG还生产化学蚀刻的倒置台面晶体，其中谐振器的中心部分被蚀刻成厚度低至10微米。

谐振器设计

基本模式和泛音模式

高频晶体在厚度剪切振动中振动，可以在基频或奇泛音模式下激发。泛音晶体的运动电容 C1n 随着泛音的阶数 n 减小，并且近似地由 C n C n 1 11 » 2 给出。因此，泛音晶体的CO/C1比比在基模下工作的晶体大得多，并且提拉范围减小了大约 n3倍。VCXO(压控晶振)中使用的晶体需要宽的拉动范围，因此在基模下工作。

不需要的响应和不谐波（杂散模式）

对于每个泛音，所有石英晶体谐振器都会产生一个主模式，即厚度剪切振动以及不需要的响应，即高于谐振频率的非谐波厚度剪切模式。除了常用的厚度剪切C模式之外，还存在另一种称为B模式的厚度剪切模式。与C模式相比，它具有更高的频率和更低的运动阻力，但温度系数更大。有时需要过滤此模式以使振荡器在C模式下工作。其他不需要的模式是剪切振动、弯曲振动、厚度振动和扭转振动，它们可能出现在所需的共振频率之上和之下。通过正确的振荡器设计，不需要的模式很少会引起问题。接近共振频率的不需要的模式会影响振荡器的启动行为，或导致在运行过程中切换到错误的频率。其他不良影响是由不需要的模式引起的频率和电阻随温度下降。杂散模式通常指定为非谐波模式的谐振电阻与主模式电阻的比率。KVG必须具有有关测试电路（例如 pi 网络或测量电桥）和杂散模式频率范围的详细信息。

等效电路

在谐振频率附近，晶体单元由图8所示的电气两极表示。
CO：分流电容（电极、晶体支架、引线和外壳之间的电容）
C1：运动电容（代表机械弹性）
L1：运动电感（代表机械惯性）
R1：运动电阻（代表机械损耗）

QANTEK晶振生产业内最广泛的频率控制产品线之一。产品范围包括各种封装类型的晶体振荡器和石英晶体。所有产品均按照最高ISO/TS质量标准制造。

我们提供的通孔和表面贴装的全面产品系列包括：
石英晶体(XTAL)
时钟振荡器(XO)
压控晶体振荡器(VCXO)
温度补偿晶体振荡器(TCXO)
烤箱控制晶体振荡器(OCXO)
石英晶体过滤器
陶瓷谐振器

高度低，适合薄型设备,陶瓷封装和金属盖确保高可靠性,提供严格的公差和稳定性,
1.6x2.0x0.5mm超微型封装,带金属盖的接缝密封陶瓷封装确保高精度和可靠性,
小尺寸SMD中的低频,接缝密封陶瓷封装提供出色的环境和耐热性,适用于工业应用的扩展温度-40至+85℃,

普通接缝密封包装的低成本替代品,通过豁免符合RoHS,适用于RoHS回流焊,可用于严格的稳定性和扩展的温度范围,

全陶瓷环氧树脂密封SMD封装,高度低,适合薄型设备,提供严格的公差和稳定性,
行业标准的32.768kHz时钟信号源,优异的抗震性和环境能力,完全符合RoHs,低成本的高品质组件,
具有回流能力的优良环境和耐热塑料封装,适用于工业应用的扩展温度-40至+85℃,
最适合小型表面贴装型的高密度电路板,嵌入耐热圆柱型晶体,带来高度稳定的特性,适用于小型移动电信设备,

高可靠性和低成本,严格的稳定性和扩展的温度,经过验证的电阻焊接金属封装，AT切晶性能,微处理器应用的理想选择,

行业标准的32.768kHz时钟信号源,优异的抗震性和环境能力,通过豁免符合RoHS,低成本的高品质组件,

微型5.0x7.0x1.4mm封装,频率范围1.000至155.520MHz,标配三态（启用/禁用）功能,电源电压范围:1.8、2.5、3.3或5.0伏，

提供高输出负载版本(50pF),超小型3.2x5.0x1.3mm封装,频率范围1.000至155.520MHz,标配三态（启用/禁用）功能,电源电压1.8、2.5或3.3伏，

为什么TCXO有削波的正弦波输出？

大多数陶瓷LCC封装的TCXO温补晶振仅提供削波正弦波输出。这样做的原因有很多，尽管它让许多想要CMOS输出电平的电路设计人员感到沮丧。

* CMOS输出会显着增加TCXO IC的功耗。IC和封装中产生的温度梯度将限制实现最佳TCXO补偿的能力。

* 由于内部热梯度导致TCXO不符合规格，可能的CMOS负载范围很广会改变补偿设计。

* 当输出电平改变时，CMOS输出会导致电源和接地瞬变。这种噪声会对TCXO的相位噪声性能产生不利影响。

* CMOS输出会产生更大的EMI/RFI信号，这可能会导致难以满足美国FCC和其他国家最终系统的辐射能量限制。削波的正弦波，既是低幅度又主要是正弦波，导致低信号电平和更少的谐波。

* 使用这些TCXO的许多应用都有ASIC输入，可以接受削波正弦波并在内部转换为CMOS逻辑电平。

TCXO和OCXO技术之间的区别,集成电路技术的进步使得OCXO和TCXO模糊了他们的历史差异。随着技术的进步，这两种类型的振荡器使得许多设计者很难确定哪种技术是合适的,对于特定的应用。本应用笔记旨在为设计人员提供一个比较OCXO和TCXO的，以帮助作出更明智的选择，并实现给定应用的最佳性能

OCXO恒温晶振和TCXO温补晶振技术之间的当前分界线大约是0.28 PPM的水平,超过所需的温度范围。TCXO为第三层应用开发提高了温度范围内的稳定性，接近传统的稳定性,由OCXO实现的。由于这两种技术都适用于应用程序，这可能会造成混淆,决定哪一个最适合给定的应用。

TCXO是一种温补晶体振荡器，具有施加到电压上的校正电压 控制引脚。该电压随温度变化，使频率回到标称值。这应用在规格的整个频率范围内使用晶体。任何水晶耦合模式等相关问题无法校正，并且会叠加在频率-温度曲线上。这使得晶体的设计和制造变得困难,也是TCXO的重要组成部分。

温度稳定的环境具有一些固有的优点。这种方法大大地降低前面提到的温度系数效应。当EFC变化+/-4 ppm和+/- 8 ppm时，OCXO的频率温度特性去TCXO。数据显示与控制电压变化相关的OCXO的稳定性在范围内与50-100 ppb的TCXO相比，其为5-10 ppb

OCXO具有在非常窄的温度范围内锻炼石英晶体的额外优势窗口，通常为几度或更小。这大大减少了激发不必要的机会晶体中的模式。这种方法的最大缺点是设备的尺寸和电源要求。随着技术的发展，这些设备的尺寸和功率需求设备继续减少。

Pletronics石英晶振频率控制技术，频率控制的发展一直在稳步前进技术。虽然许多变化是技术自然发展的结果，主要驱动因素是增强的制造能力、降低成本的需求以及对于更小的尺寸、更高的稳定性、更低的功耗，和更快的启动。

石英元器件，主要是体声波(BAW)器件，长期以来一直是所有商用时钟源的比较标准。历史石英晶体作为用于频率控制的非常稳定、高质量的石英晶体谐振器已被很好地证明举世公认。石英频率控制器件的频率与温度响应、老化、抖动和相位噪声特性都在中有详细记录行业。然而，这种特性与采用新技术的频率控制装置的简明技术比较一直缺乏。建立MEMS和之间的基准其他设备与已建立的石英基设备相比，该分析的作者开始2007年的一项研究，并在2008年发表了频率控制装置的对比分析。这比较研究是对早期基准分析的更新和扩展。

恒温控制晶体振荡器(OCXO)通常用于高精度频率应用。 这种方法将晶体和相关的振荡器电路加热到水晶。在OCXO应用中使用的上转折点的一部分。OCXO具有在非常窄的温度范围内锻炼晶体的额外优势窗口，通常为几度或更小。这大大减少了激发不必要的机会晶体中的模式。这种方法的最大缺点是设备的尺寸和电源要求。随着技术的发展，这些设备的尺寸和功率需求设备继续减少。

这些振荡器的晶体是这样制造的，即上转折点高于最高点额定温度范围。晶体和相关电路被加热到并保持在晶体上该点周围的温度窗口变窄，设备被调谐到频率那个温度。

不同时钟技术的成本相对优点，SYSCLK系统时钟产生方法：基本的“无装饰”晶体振荡器利用一个石英晶体，并与简单的电路一起使用晶体的基本模式，并创建一个方波输出。这种体系结构为以下方面提供了最佳性能峰峰值和均方根抖动，通常在最高50Mhz的频率下最具成本效益。达到更高抖动最低的频率，这种技术被称为高频基波(“HFF”)已使用。可以使晶体以其泛音模式之一振动，该模式出现在的奇数倍数附近基本共振频率。这种晶体被称为第三、第五、第七等泛音(“OT”)晶体。为了实现这一点，振荡器电路通常包括额外的设计元素来选择所需的泛音。与此相关的是，使晶体在其第三泛音上工作以达到高达3x50Mhz频率的架构= 在典型应用中，可以有效地执行150Mhz。

利用的第三种技术被称为集成“分数N”乘法器。这是频率输入信号几乎可以转换成任何其它频率，无论是否与整数相关。例如，25Mhz晶体频率可以通过25.78125的小数乘法转换为644.53125Mhz。由于超出本文预期目的和深度的原因，这将导致最高量的信号抖动。一样的，它对于某些系统来说已经足够了，并且在215Mhz以上的频率上使用是最经济有效的。

晶体振荡器输出逻辑：在前一部分中，我们讨论了产生CLK的方法及其对抖动性能的影响。无论如何无论实现架构是基频还是泛音晶体、N倍频器还是小数N倍频器，晶体振荡器还包含符合现有逻辑技术的输出驱动器。输出的具体类型逻辑兼容性可以是低压CMOS (LVCMOS)、低压正电源发射极耦合逻辑(LVPECL)， 低压差分信号(LVDS)和/或高速电流导引逻辑(HCSL)。输出逻辑类型为主要涉及内处理设备的输出频率和/或逻辑接口的通用性给定应用程序类型。例如，PCIe系统时钟的主要逻辑类型是HCSL。 石英晶体振荡器输出逻辑兼容性通常滞后处理设备逻辑开发6到12个月，并且有时甚至更久。在此期间使用逻辑翻译器。这方面的一个例子是最小转换差分信号(TMDS)。TMDS在系统设计的一些应用中被采用(例如:HDMI ),但是目前不能作为晶体振荡器输出逻辑的选择。输出逻辑类型的重要性在于 将晶体振荡器(以及任何额外的输出转换器件)连接到处理设备。通常，通过“眼图”转换时间(如上升/下降时间)最快的逻辑类型 将导致最低的接口抖动。

选择最佳CLK发源设备：不考虑性能规格、规格要求或使用的特定PHY芯片组/执行方法，最重要的规格是实施的成本效益。所有商业和工业满足所有性能要求但总成本高于市场要求的系统没有价值。 所有优质晶体振荡器提供商都在抖动生成规范中包含一定量的保护频带，它们在其数据手册中发布。由于系统设计人员也有充分的理由在他们要求的规格中包含一定量的保护带，因此与一家声誉良好的晶体振荡器制造商合作可能会产生双重保护带因此解决方案的成本过高。为了帮助指定合适的晶体振荡器过多的保护频带和成本，显示了当今最流行的数据/通信应用。 在Pletronics，我们提供包含上述每项技术的解决方案:高频晶体基波，泛音、整数N和小数N。每种产品的执行都是为了向客户提供最性价比高。列出了当今最流行的串行数据协议所采用的技术。包含可在系统设计物料清单上调出的具体零件号 对于每一个。与任何市场领先的公司一样，Pletronics产品也在不断发展，以使我们的客户保持竞争优势。

Pletronics晶振抖动在高性能设计中的重要性，高性能串行数据架构使时钟晶体振荡器抖动成为人们关注的焦点，高速串行总线架构是当今高性能设计的标准。虽然并行总线标准经历了一些变化后，串行总线在多个市场和设备上建立起来——计算机、手机， 娱乐系统等等。串行总线提供了性能优势和设计简化(更少的走线) 在电路和电路板布局中。串行数据链路充当当今信息世界的动脉，因为它们从 处理系统中的一个点到另一个点。为了确保数字系统中数据的准确传送和接收由时钟和数据恢复(CDR)电路控制，其作用相当于数据系统中的握手。这准确接收和解释数据的关键是准确了解时钟边沿的“位置” 在任何时间点。