信息娱乐和仪表板通用的晶振分数分频输出

时钟晶振是众多电子产品所必备的电子元器件之一,应用领域广泛,是看起来微小却不可缺席的电子零件,石英晶振在不同的产品范围使用不同的频率频段输出,无源晶振通常使用在较低的频率输出领域,且信号较平稳,而有源晶振的频率使用范围通常较高,且信号传输快速,高质量,今天主要讲述的是石英晶体振荡器的分数输出分频PLL用于信息娱乐和仪表板应用的价值.

传统上,石英晶体振荡器(XO)用于在系统内生成每个时钟,信息娱乐和仪表板系统通常需要几个时钟:处理器时钟,PCIExpress时钟,USB时钟等-每个时钟都以特定频率为特征,在信息娱乐和仪表板应用所需的所有时钟中,LCD面板点时钟可能是最难实现的,目标点时钟频率由LCD面板的结构参数决定,例如分辨率,刷新率,有效/无效像素比等,虽然存在标准点时钟频率(例如27 MHz或148.5MHz),但某些LCD面板需要非标准频率,我们以两个随机值为例,30.123MHz和40.456MHz,而这两种频段是很难能可贵的.

今天的设计可以依靠集成的可编程时钟振荡器,如汽车级VersaClock®6E5P49V60来解决这个问题,5P49V60可产生多达5种不同的频率,最高可达350MHz,得益于分数输出分频器(FOD)PLL技术,该器件适用于生成我们示例的30.123MHz和40.456MHz,传统PLL的分频器只能有整数值,生成30.123和40.456MHz的示例频率可以通过以下方式完成:(请注意,确实存在其他可能性).

让我们退后一步,详细探讨PLL(锁相环)技术,PLL包括相位比较器,低通滤波器,压控晶体振荡器(VCO)以及反馈分频器M和(在Versaclock6E的情况下)四个输出分频器N1,N2,N3和N4,PLL调节VCO频率,使相位比较器的两个输入"看到"相同的频率,如果来自晶体的信号(例如25MHz)连接到相位比较器的一个输入端,并且VCO的输出端除以系数M=100,则连接到相位比较器的另一个输入端,PLL将针对fVCO=2500MHz的VCO频率进行自我调整,VersaClock6E的合适VCO频率范围为2500MHz至2700MHz.

如我们所见,生成具有足够低误差的输出频率可能会很困难,此外,我们只考虑了整数输出分频器的局限性,如果我们想要根据可用的石英晶体频率调整VCO频率,则反馈分频器M存在类似的限制,幸运的是,近年来分数输出分频器技术已经发展到可以实现具有"任何"N1,N2,N3,N4和M比率(在指定的设计范围内)的点,通过将N1和N2设置为:可轻松生成30.123和40.456MHz的LCD点时钟频率:假设VCO频率为2500MHz,在这种特殊情况下,5P49V60在f1上的误差为0ppm,在f2上的误差为0.5 ppb,(0.5ppb远低于晶体谐振器的容差!)有时,VCO频率可能会影响器件的性能.

高度集成低功率射频和混合信号系统芯片结合石英晶振服务于众多市场领域,包括智能照明,家庭自动化,智能城市和其他消费电子市场,其开发现有的传感器技术保持更好的更好的功率平衡性能,在物联网产品连接领域中占据了领衔优势,晶振在如今众多优质的电子元器件激烈的竞争中发挥自身独特的产品性能,在电子零件领域拥有属于自己的产品市场.