GHz世界中的速度加剧晶体信号问题

GHz世界中的速度加剧晶体信号问题

一个动态是技术市场不断前进,处理器和端点外设控制器的速度始终更快,并且GHz时钟是常态,与此同时,IC通过工艺缩小和更小的特征尺寸将更多的石英晶体管封装到相同尺寸的芯片上,较小的晶体管在较低的电压下工作,提供较低的输出驱动能力,并且无法沿长或高阻抗线移动信号,在碰撞过程中有两组动力学在主板线,电缆,连接器和芯片组上经常被忽视的技术细节-信号完整性-比以往任何时候都更加重要.

当时钟和开关速度达到数百兆赫兹时,在10/100以太网,USB2.0,SCSI,PCI等标准中实现的数字信号表现得如预期,并且系统按照规范运行,将拨号盘旋转到千兆赫范围,晶振信号完整性成为设计师的主要问题,较小的移动设备塞满了最新的高速处理器和I/O接口,再加上芯片缩小的千兆赫兹处理器和外设,平均信号由于损耗,交叉耦合以及低成本的PCB和连接器而受到衰减消费者价格点.

解决这些技术挑战的灵丹妙药是转发器或转接驱动器设备,添加到信号通道的这种便宜的奇迹驱动FR4上的更长迹线,通过柔性/带状电缆,跨越背板,并在所有高速开放标准接口中满足眼图边缘,让我们首先检查创建信号完整性挑战的动态,然后看看转接驱动器如何解决石英晶体振荡器信号完整性问题,英特尔的路线图体现了快速的芯片缩减,从2007年的45纳米变为今天的22纳米(图1),例如,Core Duo取代了流行的Pentium处理器,采用65nm光刻技术,而今天的第4代Core i7(Haswell)器件则采用22nm工艺(图2).

如图3所示,从32nm的平面晶体管向更快的三维22nm三栅极(FinFET)MOSFET的移动将栅极电压降低了20％,降至0.8V左右,英特尔极小的22nmFinFET三维工艺封装每立方芯片毫米更多晶体管,但工作栅极电压降低了0.2V,这降低了20％,并且I/O的振荡器输出驱动能力也相应降低,如以太网,PCIExpress,USB 3.0,SATA3.0,SAS2.0/3.0和DDR内存,在三年内,英特尔预计到2019年将推出7纳米晶体管,它们可能只需要今天的Vdd电压,输出驱动能力将受到更大影响.

影响信号完整性的另一个动态是从桌面计算到移动设备的平台竞争,其中平板电脑,智能手机,2:1(平板电脑和独立键盘)和可穿戴设备正在萎缩地缩小平台及其内部电路板,器件比以往任何时候都更接近,带有短截线和埋入式过孔的多层板很难铺设高扇出SoC和外围设备,节省空间通常会在柔性电路甚至堆叠芯片多石英晶振模块上安装非平凡的IC-或者哪里有空位,在移动平台中,尽管外部尺寸较小,但可以实现长而中断的走线长度,路由占据了房地产的后座,如果完全考虑信号完整性通常是第三优先级.

移动设备还有另一个独特的挑战,即极其密集的微型母板和子板在窄间距轨迹上传输千兆赫信号,由于接近和皮肤效应会发生交叉耦合,在如此小的空间中,多个分布式时钟线将拾取噪声,因为源时钟晶体不能总是靠近收发器IC,从而导致数据线上的随机抖动,这种抖动将与数据信号同时运行,对FR4损耗和阻抗不匹配已经不利影响的信号完整性产生不利影响.